ヒロックとは何か？半導体配線で起きる原因とボイドの違い・抑制策を徹底解説

ヒロックとは、半導体の金属配線や金属薄膜の表面に発生する、丘状の突起（盛り上がり）のことです。英語の「Hillock」は小さな丘を意味し、半導体製造では主にアルミニウム（Al）や銅（Cu）などの金属膜に生じる局所的な突出形状を指します。

その発生には、金属と基板の熱膨張率の違いによって生じる熱応力、金属原子が電流によって移動するエレクトロマイグレーション、成膜時に残る内部応力などが関係しています。ヒロックが成長すると、絶縁膜を損傷させたり、隣接する金属配線と接触して短絡（ショート）を引き起こしたりする可能性があります。

【基礎知識】ヒロックとは？半導体の金属薄膜に生じる丘状突起の意味

ヒロックは、半導体デバイスの内部配線や金属薄膜の表面に現れる、局所的な隆起欠陥です。平坦であるべき金属膜の一部が盛り上がり、周囲の表面と比較して突出した形状になります。

半導体製造では、金属膜を均一な厚さで形成し、微細な配線パターンを正確に作る必要があります。そのため、金属膜の一部だけが膨らむヒロックは、寸法精度や表面形状を損なう問題として扱われます。

ヒロックが発生する金属材料

代表的な対象材料は、アルミニウムと銅です。

アルミニウム配線は、従来の半導体製造で広く使用されてきた金属配線材料です。成膜しやすく、シリコン酸化膜との密着性にも優れています。一方、熱膨張率が基板や絶縁膜と異なるため、熱処理時に大きな応力が生じることがあります。

銅配線は、アルミニウムより電気抵抗率が低く、微細化した配線の抵抗やエレクトロマイグレーション耐性を改善できる材料として広く採用されています。ただし、銅も熱応力や結晶粒界、界面における原子移動の影響を受けます。

IEEEの半導体配線技術に関する解説では、アルミニウムは長年にわたって主要な配線材料として使用され、銅への移行後も、アナログ・電力半導体、ボンディングパッド、再配線層などでアルミニウムが利用されていることが整理されています。

ヒロックはなぜ問題になるのか

ヒロックの問題は、単に金属膜の表面が凸凹になることだけではありません。突出した金属部分が上層の絶縁膜に食い込んだり、隣接する配線との間隔を狭めたりすることで、電気的な信頼性を低下させます。

特に多層配線構造では、上下の金属配線が薄い絶縁膜を挟んで配置されています。ヒロックの高さが絶縁膜の厚さに近づくと、絶縁膜の局所的な損傷や貫通につながり、短絡が発生する危険性があります。

つまり、ヒロックは金属膜の形状欠陥であると同時に、半導体デバイスの長期信頼性に関係する重要な材料・製造上の問題です。

【発生原因】ヒロックの発生メカニズムは？熱応力・熱膨張・エレクトロマイグレーションを解説

ヒロックの発生原因は一つではありません。代表的なものは、熱膨張率の違いによって生じる熱応力、成膜時に残留する内部応力、そして電流による金属原子の移動であるエレクトロマイグレーションです。

1. 熱膨張率の違いによる圧縮応力

金属材料は温度が上昇すると膨張し、温度が低下すると収縮します。しかし、半導体の金属薄膜は単独で存在しているわけではなく、シリコン基板やシリコン酸化膜などに接した状態で形成されています。

金属と基板では熱膨張率が異なるため、加熱時に金属が自由に膨張できず、周囲の材料から拘束されることがあります。このとき、金属膜の内部に圧縮応力が発生します。

圧縮応力が十分に大きくなると、金属膜は応力を緩和しようとします。その過程で、金属原子が粒界や界面などを通って移動し、表面の一部に集積することでヒロックが形成されます。

この現象は、金属膜が内部に蓄積した力を、表面方向への局所的な変形によって解放する過程として理解できます。

2. 成膜時の残留応力と熱処理

ヒロックは、成膜後の加熱だけで発生するわけではありません。スパッタリングなどの成膜工程でも、成膜温度、成膜速度、ガス圧力、基板表面の状態などによって金属膜内部に残留応力が蓄積します。

その後のアニール（熱処理）によって金属原子の拡散や結晶粒の成長が進むと、応力の分布が変化し、局所的な隆起が成長する場合があります。

アルミニウム薄膜の研究では、成膜時の内部応力に加え、金属膜と基板の熱膨張差、表面酸化膜の存在などがヒロック形成に関係することが報告されています。

したがって、ヒロック対策では、成膜直後の膜質だけでなく、その後に続く熱処理工程まで含めた管理が必要です。

3. エレクトロマイグレーションによる金属原子の移動

エレクトロマイグレーション（Electromigration：EM）は、金属配線に電流が流れることで、電子から金属原子へ運動量が伝わり、原子が移動する現象です。

配線幅が狭くなり、同じ電流でも電流密度が高くなると、金属原子の移動が進みやすくなります。この移動によって、原子が不足する部分にはボイドが発生し、原子が集積する部分にはヒロックなどの突出形状が生じることがあります。

エレクトロマイグレーションでは、原子の移動量が配線内で均一にならないことが重要です。配線の幅が変わる部分、粒界の交差部、金属とバリア層の界面などでは、原子の流入量と流出量に差が生じ、局所的な材料の蓄積や欠乏につながります。

IEEE Technology Navigatorの解説でも、エレクトロマイグレーションによる金属原子の移動が、ボイドによる断線とヒロックによる隣接配線との短絡を引き起こす主要な信頼性問題として整理されています。

4. 熱応力とエレクトロマイグレーションの複合作用

実際の半導体デバイスでは、熱応力とエレクトロマイグレーションが独立して発生するとは限りません。

電流が流れるとジュール熱によって配線温度が上昇し、温度勾配が生まれます。その結果、熱による原子拡散と電流による原子移動が同時に進行することがあります。

加えて、熱応力によって形成された初期欠陥やボイドが、後のエレクトロマイグレーションを促進する場合もあります。半導体の配線信頼性を考える際には、電流密度だけでなく、温度、応力、結晶粒界、界面構造を合わせて評価する必要があります。

【材料・構造比較】アルミニウム配線と銅配線ではヒロックの発生条件が違う

ヒロックの発生しやすさや成長過程は、金属材料や配線構造によって異なります。特にアルミニウムと銅では、成膜方法、結晶粒の構造、金属原子の拡散経路が異なるため、同じ対策をそのまま適用できるわけではありません。

以下に、材料と発生要因の関係を整理します。

アルミニウム配線の特徴

アルミニウム配線は、一般にスパッタリングなどの物理気相成長法（PVD）で金属膜を形成し、フォトリソグラフィとドライエッチングによって配線パターンを作ります。

多結晶アルミニウムでは、結晶粒界が金属原子の拡散経路になりやすく、熱応力や電流による原子移動がヒロックやボイドの形成に関係します。

そのため、アルミニウムに銅を添加したAl-Cu系合金や、Ti、TiN、TiWなどのバリア・キャップ材料を組み合わせた構造が、配線信頼性の改善に用いられてきました。

銅配線の特徴

銅はアルミニウムより電気抵抗率が低く、微細化した配線に適した材料です。現在の先端ロジック半導体では、銅と低誘電率絶縁膜（Low-k）を組み合わせた配線技術が重要な位置を占めています。

銅は従来のアルミニウムのように金属膜を直接エッチングして配線を作ることが難しいため、一般的にダマシン法が用いられます。絶縁膜に溝やビアを形成し、バリア層、ライナー、シード層を積層した後、銅を充填してCMPで平坦化します。

銅配線では、金属とキャップ層の界面やビア接続部がエレクトロマイグレーションの重要な評価対象になります。IBM Researchの研究でも、銅配線の信頼性を高めるために、Coなどを用いたライナーやキャップ層による界面拡散の抑制が検討されています。

銅薄膜でもヒロックは発生する

銅はアルミニウムよりエレクトロマイグレーション耐性に優れる場合がありますが、ヒロックが発生しないわけではありません。

日本材料学会の学術誌に掲載された2013年の研究では、シリコン基板上に形成した銅薄膜について、結晶粒径とヒロックの発生温度との関係が調べられています。

この実験では、基板温度64℃で成膜した結晶粒の小さい銅膜において、300℃の加熱時に多数のヒロックが観察されました。一方、基板温度200℃で成膜した結晶粒の大きい銅膜では、800℃以下の加熱でヒロックが確認されませんでした。

これは特定の実験条件における結果であり、すべての銅配線に適用できる温度基準ではありません。ただし、成膜条件によって結晶粒構造が変わり、ヒロックの発生特性にも影響することを示す重要な研究です。

【違いを比較】ヒロックとボイドの違いは？断線・短絡につながる仕組み

ヒロックとボイドは、どちらも金属薄膜や半導体配線の信頼性を低下させる代表的な欠陥ですが、形状と金属原子の移動状態が異なります。

ヒロックは金属が集積した突起、ボイドは金属が不足した空隙

ヒロックは、金属材料が局所的に集積して表面から盛り上がった状態です。これに対してボイド（Void）は、金属原子が移動するなどして材料が不足し、内部や表面に空隙が形成された状態を指します。

両者は正反対の形状ですが、エレクトロマイグレーションや応力による原子移動という共通の現象から発生する場合があります。

ヒロックが引き起こす短絡・ショート

ヒロックが成長すると、金属配線の表面から突出した部分が周囲の絶縁膜を押し上げたり、絶縁膜を損傷させたりすることがあります。

その結果、上下の金属配線や隣接する配線との間で電気的な接触が生じると、短絡（ショート）が発生します。

短絡は、本来独立しているべき電気回路同士が意図せず接続される故障です。回路の誤動作だけでなく、電流の異常増加や周辺素子への影響につながる可能性があります。

ボイドが引き起こす抵抗増加・断線

ボイドが金属配線内部に形成されると、電流が流れる断面積が小さくなります。その結果、配線抵抗が増加し、局所的な電流密度がさらに高くなることがあります。

ボイドが拡大して金属配線の断面を完全に分断すると、電流経路が失われ、断線（オープン故障）につながります。

特に微細配線では、わずかな空隙でも配線全体の電気抵抗に大きな影響を与える可能性があります。

ルネサス エレクトロニクスの『Semiconductor Reliability Handbook』でも、ヒロックによる短絡とボイドによる配線抵抗の増加・断線が、電気・応力マイグレーションに関連する故障として説明されています。

ヒロックとボイドは必ず同時に発生するのか

必ずしも同時に発生するわけではありません。発生場所や金属材料、応力状態、電流条件によって、ヒロックだけが観察される場合もあれば、ボイドが主体となる場合もあります。

エレクトロマイグレーションでは、原子が流出する領域にボイドが形成され、原子が集積する領域にヒロックが形成されることがあります。しかし、実際の配線では原子の移動経路や界面条件が複雑なため、単純に一つのボイドと一つのヒロックが対になって発生するとは限りません。

故障解析では、表面の突出だけでなく、断面形状、内部空隙、金属組成、配線抵抗などを合わせて確認することが大切です。

【製造工程・対策】ヒロックの抑制方法と半導体製造で押さえるべきポイント

ヒロックを抑制するには、金属膜の形成段階から熱処理、配線加工、絶縁膜形成、信頼性試験までを一連の工程として管理する必要があります。

1. 成膜条件を最適化して残留応力を抑える

最初に重要なのが、金属膜を形成する際の成膜条件です。

スパッタリングでは、基板温度、成膜圧力、成膜速度、投入電力などが金属膜の結晶粒径や残留応力に影響します。

成膜条件を調整して残留応力を小さくし、結晶粒構造を適切に制御することで、後工程の熱処理によるヒロックの成長を抑制できる可能性があります。

ただし、応力を単純に小さくすればよいわけではありません。密着性、結晶構造、膜厚、電気抵抗などとのバランスを考慮した条件設定が必要です。

2. アニール・熱処理条件を管理する

熱処理工程では、加熱温度、保持時間、昇温速度、冷却速度を管理します。

過度な加熱や不適切な温度サイクルは、金属原子の拡散や結晶粒成長を促進し、局所的な応力緩和によるヒロックの形成につながる場合があります。

一方、熱処理は金属膜の結晶性や電気特性を改善するためにも必要です。そのため、ヒロックを抑えることだけを目的に熱処理を削減するのではなく、製品構造と材料特性に応じて最適な熱履歴を設定します。

3. バリア層・キャップ層を形成する

バリア層やキャップ層は、金属原子の拡散を抑えたり、金属膜の変形を拘束したりするために使用されます。

アルミニウム配線では、Ti、TiW、TiNなどの耐熱性金属材料を組み合わせる方法があります。また、アルミニウム膜の上にキャップ層を形成することで、加熱時のヒロック成長を抑えられることが研究されています。

銅配線では、Ta、TaNなどのバリア材料や、Coなどを利用したキャップ・ライナー構造が、銅原子の界面拡散やエレクトロマイグレーションを抑えるために用いられます。

ただし、キャップ層による機械的な拘束が、別の応力緩和現象やボイド形成に影響する場合もあります。材料の組み合わせだけでなく、積層構造全体の応力状態を評価が必要です。

4. アルミニウム合金化によって原子拡散を抑える

アルミニウム配線では、銅を少量添加したAl-Cu系合金やAl-Si-Cu系合金が利用されてきました。

銅の添加は、アルミニウムの粒界拡散を抑制し、エレクトロマイグレーション耐性を改善する方法の一つです。

また、配線構造に耐熱性金属を組み合わせることで、金属原子の移動経路を制御し、配線の信頼性を高めることができます。

5. 配線設計で電流密度と局所発熱を抑える

エレクトロマイグレーション対策では、配線に過度な電流密度が集中しないように設計することも重要です。

配線幅、ビアの配置、電流の集中する接続部、配線の屈曲部分などを考慮し、局所的な発熱や電流集中を抑えます。

銅配線では、ビアの底部や金属界面が故障の起点になることがあるため、ビアの形状やバリア層の被覆状態、接続構造の最適化も必要です。

6. SEM・AFM・電気特性測定で欠陥を検出する

ヒロックの抑制効果を確認するには、外観検査だけでなく、表面形状や内部構造を評価する必要があります。

• SEM（走査電子顕微鏡）：金属膜表面のヒロック形状や分布を観察する。
• AFM（原子間力顕微鏡）：表面の微細な凹凸や高さを測定する。
• FIB・TEM：断面加工や透過電子顕微鏡によって内部構造、界面、ボイドを確認する。
• EDS：元素分析によってヒロック部分や異常部位の組成を調べる。
• XRD：結晶構造や残留応力の評価に利用する。
• 電気特性測定：配線抵抗、導通、漏れ電流などから電気的な異常を確認する。

米国国立標準技術研究所（NIST）の先端電子配線信頼性評価に関する研究では、ジュール加熱を利用した熱疲労試験や、電流を用いた材料評価方法が紹介されています。アルミニウム配線だけでなく、ダマシン銅配線やビアのような微細構造も評価対象となっています。

【プロの結論】2026年の半導体製造でヒロック対策が重要な理由

2026年現在、半導体配線の信頼性評価では、単純な金属膜の表面形状だけでなく、微細化による電流密度の増加、材料界面の拡散、熱サイクル、応力移動を総合的に評価する必要があります。

2026年3月22日に公開されたIBM ResearchのIRPS 2026向けチュートリアルでは、半導体のBEOL（配線工程）に関係する主要な信頼性問題として、時間依存絶縁破壊（TDDB）、エレクトロマイグレーション（EM）、ストレスマイグレーション（SM）、熱サイクル（TC）が取り上げられています。

これは、ヒロックやボイドのような金属配線の欠陥が、単独の表面異常ではなく、半導体製造全体の信頼性設計と関係する問題であることを示しています。

製造現場で確認すべき4つの判断基準

第一に、発生原因を区別すること。熱応力によるヒロックなのか、電流によるエレクトロマイグレーションなのか、成膜時の残留応力なのかを判断します。原因が違えば、必要な対策も変わります。

第二に、材料と界面を確認すること。アルミニウム配線と銅配線では原子の拡散経路や製造方法が異なります。結晶粒界だけでなく、金属とバリア層、キャップ層、絶縁膜との界面も評価対象です。

第三に、ヒロックとボイドを別々の故障形態として調べること。ヒロックは短絡、ボイドは抵抗増加や断線につながるため、表面の突出だけを検査しても配線の信頼性を十分に判断できません。

第四に、工程を横断して評価すること。成膜直後に問題がなくても、アニール、冷却、絶縁膜形成、通電試験などの後に欠陥が現れることがあります。製造条件と加速信頼性試験の結果を関連付けることが重要です。

ヒロック対策において最も避けたいのは、表面の突起だけを抑え、内部の応力や原子移動による別の欠陥を見逃すことです。金属膜の形状、結晶構造、界面、電気特性を一体として管理することが、安定した半導体製造につながります。

【ヒロックの意味】に関するよくある質問（FAQ）

Q1：ヒロックとは簡単にいうと何ですか？
A1：半導体の金属配線や金属薄膜の表面に発生する、丘状の盛り上がりです。熱応力やエレクトロマイグレーションなどによって金属原子が局所的に集積することで形成されます。

Q2：ヒロックが発生する主な原因は何ですか？
A2：金属と基板の熱膨張率の違いによる圧縮応力、成膜時の残留応力、電流による金属原子の移動などが主な原因です。熱処理条件や結晶粒構造も影響します。

Q3：ヒロックとボイドの違いは何ですか？
A3：ヒロックは金属が局所的に集積して盛り上がった状態で、ボイドは金属材料が不足してできた空隙です。ヒロックは短絡、ボイドは配線抵抗の増加や断線につながります。

Q4：ヒロックはアルミニウム配線だけに発生しますか？
A4：いいえ。アルミニウムだけでなく銅などの金属薄膜でも発生します。銅薄膜についても、熱応力や結晶粒径とヒロック形成の関係が実験的に確認されています。

Q5：ヒロックを防ぐにはどうすればよいですか？
A5：成膜条件や熱処理条件を最適化し、残留応力を抑えることが基本です。加えて、バリア層やキャップ層の形成、アルミニウム合金化、配線設計の改善、電流密度の管理などを組み合わせます。

Q6：ヒロックが発生すると必ず半導体が故障しますか？
A6：必ず故障するわけではありません。突起の高さ、位置、隣接配線との距離、絶縁膜の厚さなどによって影響は異なります。ただし、短絡や絶縁膜損傷の原因になるため、製造段階での検出と評価が必要です。

ヒロックとは、半導体の金属配線や金属薄膜の表面に生じる丘状の突起です。主な発生要因には、金属と基板の熱膨張率の違いによる熱応力、成膜時の残留応力、エレクトロマイグレーションによる金属原子の移動があります。

ヒロックは金属材料が局所的に集積した欠陥であり、金属材料が不足して生じるボイドとは形状も故障への影響も異なります。ヒロックは絶縁膜の損傷や短絡を引き起こす可能性があり、ボイドは配線抵抗の増加や断線につながります。

抑制には、成膜条件の最適化、熱処理管理、金属合金化、バリア層・キャップ層の形成、電流密度の適正化が有効です。加えて、SEMやAFMなどによる表面観察と、断面・結晶構造・電気特性の評価を組み合わせる必要があります。

半導体の微細化が進むほど、わずかな金属原子の移動や局所的な応力集中がデバイス全体の信頼性に影響します。ヒロックを単なる表面の盛り上がりとして捉えるのではなく、熱・電気・材料・製造工程が相互に関係する配線欠陥として理解することが、安定した半導体製造を実現するための重要な判断基準です。

関連：トレパクとは｜バーレスクとは｜ワイヤーロックダイソー